伴随着深亚微米集成电路时代的来临,芯片的特征尺寸已经缩小到纳米尺度。更小的尺寸带来的不仅仅是高速度、低功率的优势,还带来了诸如漏电流、高散热、亚波长光刻变形等等一系列大大影响着芯片性能和成品率的困难。为了提高深亚微米设计芯片的成品率,降低产品的生产成本,要求芯片设计师在进行深亚微米芯片设计时必须具备制造意识,在芯片的设计阶段就考虑和避免各种影响芯片性能和良率的因素。芯片的可制造性设计,就是结合芯片制造厂的规则找出芯片中可能会降低产品成品率的地方并加以改进,以保证芯片在制造生产中的成品率。本文中,我们首先讨论了制造过程中几种主要影响产品成品率的因素,然后利用Synopsys Hercules物理验证工具和Proteus掩膜综合工具,实现了针对上诉几种因素的制造厂规则的检查和版图改善。最后,本文从可制造性设计流程整体的角度,分析了影响全芯片可制造性设计流程运行效率的因素。通过对流程模块的合并以及面向设计的流程优化,有效的提高了全芯片流程运行的效率。使可制造性设计在深亚微米大芯片设计上的应用得到提高。