论文部分内容阅读
摩尔定律显示IC制程技术每年不断的提升,伴随着硅智财产品的日愈成熟,使得把整个系统集成进到IC内成为可行方式,也就是所谓的SoC(System on Chip)。面对日趋庞大且功能复杂的IC,如何快速有效地验证IC内所有的IP模块以及集成的系统功能是一重点,这与IC是否能如期达到上市时间(time to market)息息相关。面对复杂庞大的SoC验证,仿真软件或硬件加速器虽富有弹性,但速度只能达数KHz或数MHz,而FPGA按不同的设计应用一般可达数拾或数百MHz的速度,且随着FPGA制程的不断提升,FPGA整体功能、容量与速度也不断的提升,目前FPGA Prototype原型验证同时具有效能与弹性的优点,且效能是最接近Silicon,一些大型专用集成电路或SoC设计在IC tape out前以FPGA Prototype进行验证已是标准流程。 本文以FPGA原型系统验证平台进行H.264高清视频编码器系统验证平台设计与实现。第一章为绪论,说明课题背景与研究意义、国内外研究状况及存在问题、研究内容与方法、论文组织结构及研究规划等；第二章介绍了H.264编码原理以及DDR3记忆体规格；第三章介绍FPGA原型系统验证平台；第四章为H.264编码器系统验证平台设计与实现说明；第五章为H.264编码器IP实现流程,介绍了RTL仿真验证、逻辑综合、前端形式验证以及后端布局布线等流程；第六章为总结与未来展望。 本文以Dini-Group公司提供的FPGA原型系统验证平台为基础,实现了H.264清视频编码器完整的功能及验证。实验评估系统执行速度可达200MHz,经译码后的图像质量PSNR(Peak signal-to-noise ratio)为34dB。本文以SMIC65nm工艺实现H.264编码器IP。完成的芯片大小为3240000um2(1800um x1800um),功耗约为285mW,经时序约束分析速度可达360MHz,符合H.264编码器Baseline profile,Level3.2规格要求,编码能力可满足1280×720p高清分辨率,每秒60帧速度要求。