论文部分内容阅读
由于FPGA具有较为规整的组成结构，其一直是先进半导体工艺的先驱实现者。随着工艺发展，芯片的电源/地线网络规模日益增大，作为影响电源信号完整性的关键问题之一，电压降(IR-drop)已经成为电源网络设计中的关键问题。与ASIC相比，FPGA的电源/地线网络节点数目更为庞大，IR-drop的仿真分析更需要大量时间。此外，当半导体工艺进入深亚微米后，FPGA的漏电功耗在总功耗中的比例逐渐提高，漏电流的锐增效应使得对漏电功耗优化方法的研究变得日益重要，而其中一个原因即是:过大的漏电流很可能会导致庞大的电源/地线网络中心的IR-drop增大，使得芯片还未工作就已经失效。因此，本论文致力于FPGA中电源/地线网络压降评估方法和漏电流优化技术的研究，以应对先进半导体工艺下FPGA设计所面临的挑战。 考虑到中间层金属拓扑结构对电流密度及阻抗的影响，本论文从金属层间通孔分布的角度，提出一种多层金属电源/地线网络压降评估分析方法。通过输入各金属层坐标和通孔的工艺规则，可以对拓扑结构规则的电源/地线网络进行静态分析，求解出测试点的压降分布。通过对三种典型的电源/地线网络结构进行实验，利用基于通孔分布的多层金属电源/地线网络压降评估分析方法所得到的压降评估结果与SPICE仿真结果相比有着高度的一致性，平均误差小于0.4％。且算法时间复杂度仅与通孔数目成线性关系，实验指出中间层金属的拓扑结构对IR-drop的分布和大小有重要影响。并且介绍了基于通孔分布的IR-drop分析方法在FPGA的电源/地线网络压降分析中的应用。结合端口电压的求解方法，对两种规模的FPGA电源/地线网络IR-drop进行求解，本论文方法在运算时间上具有优势。 因互连结构占有60-90％的漏电功耗，本论文从通道互连结构角度考虑，提出一种降低FPGA中开关矩阵漏电流的方法。根据漏电流与电路输入、输出状态有关的结论，利用连线开关盒对信号的传输特性，将FPGA中开关矩阵的漏电优化等效在小规模的矩阵单元中实现。因为能够在有限的输出状态组合中搜寻最小漏电状态，相比仅通过电平恢复器确定SWB输出状态的方法，该算法能有效的降低漏电流，并且兼容电路级的漏电流优化方法。除此以外，利用栅极漏电的异常行为，提出一种低漏电高性能buffer的设计方法;并且介绍了一种在延时和屏蔽串扰方面都具有优势的伪buffer结构选择器。 综上所述，本论文主要提出了1）一种基于通孔分布的多层金属电源/地线网络IR-drop评估分析算法，并在FPGA电源/地线网络压降分析中对算法进行了实现，通过与SPICE仿真的比较，验证了该方法的准确性和运算时间上的优势，2）一种从通道互连结构角度考虑的降低FPGA开关矩阵漏电流的方法，该算法与电路级的漏电优化方法不相冲突，实验结果验证该方法的有效性和通用性。