随着集成电路工艺水平不断发展导致芯片特征尺寸持续降低，在现代高性能SOC(System On Chip)中，系统向高集成度、低供电电压的趋势发展，电源完整性问题甚至已经超越信号完整性问题，成为目前芯片设计的瓶颈。一个设计不完善的芯片电源传输网络PDN(Power Distribution Networks)将会导致片上逻辑额外延时，从而引出信号完整性问题，甚至使得芯片产生功能性错误。为了准确分析和验证电源传输网络设计的健壮性，需要从以下几点入手:一是芯片电流特征，包括瞬态电流和平均电流，两者都是导致电源传输网络产生波动的源头。二是芯片内部和封装中电源传输网络的快速分析方法，由于电源传输网络中节点数目众多，传统仿真方法无法进行快速仿真，所以需要新的电源传输网络快速建模和仿真方法。三是针对芯片电源传输网络中电源噪声的影响，提出在一定分析和应对成本下的电源传输网络噪声补偿方法。四是针对硅片的电源噪声测量方法，来验证上述方法的实施效果。本论文针对上述四点问题开展了深入的研究，提出了一系列仿真算法和验证电路，主要内容包括:　　(1)提出了一种对大规模集成电路进行电源完整性分析的新的电流仿真模型。该模型可以在不依赖向量的情况下，分别得到用于ΔI噪声分析的瞬态电流和用于IR-drop分析的平均电流。并且可以跟随芯片的物理设计进行不断的精确校准。　　(2)建立了一种对封装噪声进行频域分析的数学模型。该模型快速对片内和封装的噪声等级进行评估，并且通过数值求解偏微分方程进行数值求解。模型包含分布式的片上节点和封装中的电源地平面，可以让设计者在芯片设计早期对封装管脚设计，电源传输平面和片上电源传输网络密度进行优化。　　(3)建立了一种对片上噪声进行时域分析的数学模型，并且利用多重网络法进行求解。该模型对多重网络法求解过程中的节点切分方法进行了改进，完成了不依赖向量的芯片电源网络噪声分析方法。　　(4)提出了一种运用超图分割的方法根据芯片中超过阈值的噪声节点分布情况进行分割，利用共轭梯度法计算所需插入的补偿耦合电容值的耦合电容优化算法。该算法提出了由芯片子模块内最大可插入耦合电容值为约束的共轭梯度法搜索步长优化，提升了算法运行效率。　　(5)设计了两种在片测量芯片电源噪声的电路，通过布置反相器延时链和压控振荡器，可以测量芯片的动态噪声和静态压降，并且在实际芯片中得到了检验。　　上述部分工作已经应用在龙芯3B1500和3A2000CPU的设计中。