当前，随着集成电路特征尺寸的持续缩小，纳米尺度的平面MOSFET面临着短沟道效应、量子效应、寄生电容和热涨落等的影响，严重制约了器件性能的提高。为了满足高性能、高可靠性、低功耗等要求，需要在材料、结构和工艺方面不断创新。无结硅纳米线晶体管是一种源区、沟道和漏区统一掺杂类型和浓度的新型器件，被广泛报道研究。一方面，无结器件不含pn结的结构大大简化了制造难度与成本，被认为是未来亚10nm硅基MOSFET发展的一个重要方向。　　另一方面，无结器件载流子的体输运模式，更容易观察到量子限制效应，为研究和实现调控少数杂质原子创造了条件。　　本论文对无结硅纳米线晶体管的制备工艺和电学特性进行了研究，重点研究了电离杂质作为量子点的工作机制，阐述了载流子变温输运行为的转变过程。具体包括:　　首先，使用飞秒激光双光子加工和ICP刻蚀技术在SOI衬底上加工出最细26nm的硅纳米线，实现了超越光学衍射极限的分辨率。随后结合传统半导体加工手段，成功制备出硅纳米线截面尺寸为27 nm×30 nm的N沟道无结硅纳米线晶体管，并表现出优良的电学性能。这是多光子微纳加工技术首次应用于制造具有纳米尺度核心部件的半导体器件。　　其次，研究了无结硅纳米线晶体管低温下由量子限制效应导致的电流台阶和电流振荡现象。在平带电压之上时，器件转移特性曲线展现出明显的电流台阶，来源于随着栅极电压的增加，电子顺序填充硅纳米线的分立能级，电流增大过程像台阶一样。在阈值电压附近时，转移特性曲线又展现出有规律的微小电流振荡，来源于电子在电离杂质原子引入的量子点阵列中的隧穿输运。进而系统分析了局域空间处于分立态的电离杂质作为量子点的工作机制，使得掺杂制备单原子晶体管成为可能。　　然后，研究了无结硅纳米线晶体管中温度与电场依赖的载流子输运机制。基于Arrhenius曲线，观察到明显的输运模式转变。深入研究了杂质热激活能对电子输运机制产生的重要影响，证明了由局域态向扩展态转变的Anderson转变温度依赖于电子热激活能和库仑能的平衡。在横向电场和纵向电场影响下，不同温度区间的激活能表现出有趣的趋势:在极低温下，电子通过库仑相互作用能，在最合适跃迁距离的杂质间作可变程跃迁，是一种隧穿过程;当温度升高时，电子在相邻的杂质间作最近邻跃迁，随着源漏偏压的增大而，杂质能级不对称性使得激活能也增大;温度继续升高到高温区，则是完全的热电子越过势垒输运，随着源漏偏压的增大，由于DIBL效应，势垒有所降低，激活能减小。　　最后，研究了低温下无结硅纳米线晶体管电子迁移率增强现象。无结器件体输运模式和低温下杂质的不完全电离，载流子受到的表面粗糙度散射和电离杂质散射影响较小，从而增大了低场电子迁移率。