随着通信与多媒体技术的发展,人们对处理器性能提出了更高的要求。但是单核处理器由于功耗及复杂度的限制难以满足日益增长的应用需求。随着集成电路制造工艺水平的迅猛提高,片上多核处理器已成为微处理器的发展趋势。本文设计了一款基于CoStarⅡDSP的片上异构多核DSP。它集成了四个精简版CoStarⅡDSP内核及一个RISC CPU内核;每个内核拥有自己的私有存储器;所有内核共享一个数据存储器;四个DSP内核可动态使用一个共享程序存储器;各内核之间可通过邮箱、信号量及中断等多种机制进行通信与同步。为实现上述异构多核DSP,本文主要进行了如下工作:(1)研究了多核处理器系统特性的需求,对CoStarⅡDSP进行了精简,得到一个满足多核系统设计需要的精简版DSP内核。(2)设计了DSP内核的私有程序存储器和私有数据存储器。(3)设计了共享程序存储器。它既可以按段动态分配给各DSP内核作为私有存储器的扩展,又可以实现子程序代码的共享。(4)设计了多体并行结构的共享数据存储器。该共享数据存储器支持多体并行访问和交叉访问,结合邮箱或信号量能够快速实现内核间数据传递与同步,实现共享变量通信机制,易于实现任务的流水处理。(5)提出了一种具有阻塞同步功能的邮箱群通信机制。在该通信机制中任意两个内核之间均有一对具有阻塞同步功能的邮箱。该邮箱除了具备普通邮箱的功能外,还具备自动阻塞同步的功能。当使用阻塞式访问时,它既能传递信息,又能够实现同步功能,同时还能够降低功耗。各内核利用这种邮箱可以简便地传递一些重要的信息。(6)设计了内核间的中断控制通道。(7)给出了该异构多核DSP常用的任务划分与编程模式。(8)在该异构多核DSP上进行JPEG并行解码程序的开发,并通过了FPGA验证。测试表明,该异构多核DSP具有编程模式简洁,易于提高任务执行并行度的优点。DC综合显示,该异构多核DSP电路规模约为300万门。