本文基于3G通讯标准TD-SCDMA的要求,完成了Σ-Δ小数频率合成器中关键模块的设计,其中包括电路设计与仿真(采用Cadence公司的spectre),版图设计及验证(采用Cadence公司的virtuoso和Mentor公司的calibre)。该频率合成器的频率变化范围为1830MHz--1980MHz,参考时钟频率为19.68MHz。设计中采用了自顶向下的设计方法,从系统级开始研究,逐步过渡到晶体管级的模块设计。首先,根据项目指标确定各模块的结构;其次,在确定了参数之后,对每个模块进行了详细的设计与模拟,包括鉴频鉴相器、电荷泵、环路滤波器和压控振荡器;根据模拟结果对参数进行优化;取得了满意的结果;然后,将各个模块同数字部分组合成为系统,采用UMC 0.13um RF CMOS工艺完成了版图的设计及验证工作。本文重点设计了一款鉴频鉴相器,该鉴频鉴相器在传统鉴频鉴相器的基础上,将复位单元与延迟单元分开,这样为了消除死区在复位信号后加一延时τ而产生的输入信号的上升沿数据丢失现象将得以避免。进而不会输出错误信息,使环路速度提高。本文还介绍了TD-SCDMA标准以及该标准对射频接收发机中本振信号设计提出的要求。该频率合成器一旦实现,完全可以应用于TD-SCDMA基站和TD-SCDMA手机中,对即将到来的3G基站和手机中的频率合成器的设计具有一定的指导意义和参考价值。