近些年,随着深度学习算法的发展与硬件设备算力的提升,卷积神经网络逐渐成为计算机视觉领域高性能的代名词,在物联网与边缘计算的应用中发挥着重要的作用。然而,卷积神经网络的高性能以高密集运算及庞大参数量为代价,对卷积神经网络的终端部署带来了极大的挑战。为了深度学习技术的普及,对卷积神经网络的参数压缩及加速运行具有重要的研究价值。本文从挖掘卷积神经网络参数冗余性的角度出发,设计网络加速算法与高性能硬件加速架构,最大限度地删减模型参数量与运算量,提升模型运行效率。首先基于分组卷积算法的实现形式与阵列结构加速器的卷积层计算形式,设计分组剪枝算法改善结构化剪枝方法存在的删减冗余问题。其次,针对分组剪枝算法下L-2正则化方法存在的局限性,提出一种组内稀疏正则化方法,在减少原网络精度损失的同时进一步提升网络参数删减率。最后,针对分组剪枝后的高稀疏网络设计硬件加速器,建立访存传输数学模型并探索最佳的设计规模与计算模式。通过稀疏计算单元设计、片内外缓存调度、功能层计算及系统调度等优化加速器的设计,进一步加速分组剪枝后的稀疏网络。本文以典型的LeNet-5与VGG-16为实验对象,在卷积层参数删减率87.5%下,分组剪枝后网络的运算量分别减少了75.4%与86.9%,且GPU前向推断实现了2.53倍与2.15倍的加速效果,其中LeNet-5网络在MNIST数据集下实现零误差,VGG-16在CIFAR-10数据集上误差仅增加0.48%。基于中芯国际40nm工艺库的DC综合结果显示,在工作频率200MHz且工作电压1.1V下,硬件加速器总功耗141.08m W,核心面积为1.867mm2。以Xilinx VC707开发板为实现平台,在时钟频率100MHz下使用VGG-16网络测试加速器的性能,所设计加速器在功耗8.15W下的有效算力可达188.41GOPS,对应功效为23.1GOPS/W。本文基于分组剪枝的CNN硬件加速器设计方法对人工智能终端轻量化、低耗能的研究与设计具有一定的参考意义。