随着工艺水平的不断提高,超大规模集成电路(Very Large-scale Integration C ircuits,VLSI)的性能和集成度不断提升,但可靠性问题也日益突出。在众多可靠性因素中,负偏置稳定不稳定度(Negative bias temperature instability,NBTI)效应引起的路径延迟退化和漏电电流引起的静态功率增大是两个首要的问题,严重影响了电路长期可靠性。因此,本文针对这两个可靠性问题展开研究,提出基于整数线性规划策略(Integer Linear Programming,ILP)的输入向量控制(Input Vector Control,IVC)方法,减小电路全生命周期内的延迟退化和功率消耗,提高其的可靠性和使用寿命。本文首先研究集成电路NBTI效应和静态功率建模方法,并分析电路输入向量对于两个可靠性效应的影响。以此为基础,针对电路不同的设计需求,提出两种降低电路延迟退化和功率消耗的方法。针对电路时序余量充足的情况,本文提出了一种静态功率自适应约减方法,用以减小电路功率消耗。该方法首先分析NBTI退化效应造成的晶体管阈值电压变化对于电路静态功率以及最佳输入向量选择的影响,并利用支持向量回归构建NBTI效应影响下的电路静态功率变化模型;然后,将电路的生命周期划分为连续时间间隔,在每个间隔内根据电路内部晶体管阈值电压的退化情况自适应更新最小漏电功率向量(Minimum Leakage Vector,MLV),以此获得最佳的静态功率优化效果。此外,针对电路时序要求严格的情况,本文提出了延迟退化和静态功率联合约减方法。本文首先分析了电路输入向量对于延迟退化和静态功率的不同影响;以此为基础,提出了一种延迟和功率联合优化准则函数,并构建了相应的ILP优化模型,用以对延迟和功率进行约减,在保证电路性能的情况下,最大化地减小电路的功率消耗。为了验证提出方法的有效性,本文在多个标准电路集上进行了仿真实验。实验结果表明,本文提出的两种方法能够满足电路不同的设计需求,相比较于传统的IVC方法,可进一步降低电路的延迟退化和静态功率,研究成果可应用于SoC、FPGA等超大规模集成电路设计中,提高电路的使用寿命和可靠性。