随着超大规模集成电路设计技术的深入发展和进步,现今广泛采用的总线型SoC系统架构遇到传输瓶颈、全局时钟同步、总线延迟等问题。片上网络NoC作为多核时代诞生的一种新兴片上互连架构,针对多处理核心的特点,采用基于虚电路或包交换的多点通信模式以及局部时钟同步技术进行数据传输,正悄然改变现今的片上系统架构。论文研究了现有的片上网络通信基本架构及其相对于片上总线架构的特点和区别,引入近年来各研究机构改进的片上网络互连方案。根据FPGA的设计特点以及各方案性能侧重的不同,选取了环状互连技术和共享缓存机制。针对这两个技术的融合可能性、对异构多核计算的影响、并行数据吞吐率及共享相关问题等进行了理论分析。进而提出一个以可并行访问的多端口存储器为核心的片上环状网络互连模型RBNoC (Ring-Bus Network on Chip)。本文使用Altera公司的EDA工具及VerilogHDL语言来设计、仿真系统内的通信节点、网络接口和缓存结构,利用Quartus Ⅱ8.0进行了综合、布线和仿真,最终以Altera公司的EP2C35F672C6芯片为目标下载,可正常工作在50MHz时钟频率下,完成基本数据读写传输测试。测试结果表明系统在功能上能够满足异构多核心处理单元对数据访问的基本要求。在路由选择复杂性和数据通道利用率等方面,较传统的NoC封包转发机制有一定的性能互补性,在并行数据访问方面优于传统的总线互连结构。论文的完成为进一步优化设计和应用研究提供了支持。随着更多优秀的片上网络拓扑结构和通信方式的出现,相信通过与本文类似的研究与探索,亦能找到适用于目标系统的更优化的系统互连架构设计解决方案。