可编程逻辑核,实质上是规模较小的FPGA(现场可编程门阵列),将其作为IP嵌入到集成电路中,可以缩短集成电路设计周期,降低投片风险,延长产品生命周期。本课题来源于作者作为主研的国家高技术研究发展计划(863计划)项目“可编程逻辑电路核设计及编译开发”以及电子科技大学重点青年基金项目“SOPC关键技术研究”。可编程逻辑IP核按可编程次数分为MTP(多次可编程)和OTP(一次可编程)。在MTP可编程逻辑IP核研究方向:近年来,哥伦比亚大学的Wilton等人提出了“软核”的概念以解决“硬核”在使用方面受到诸多限制的问题,但灵活易用的“软核”存在两个缺陷:一是不兼容传统FPGA的双向布线结构,这导致了一系列问题,比如布线不灵活,需要额外的布线资源,不能支持带反馈的时序逻辑,FPGA的成熟CAD算法、工具不能直接用于“软核”等;二是面积太大,是对应“硬核”面积的6倍之多。本文从“软核”设计的流程入手,分析出了导致其缺陷的主要因素,并在此基础上提出了一种新的设计方法,即“基于标准单元库+结构化描述”的设计方法,该方法采用结构化的硬件描述方式,直接调用标准库中的单元来构成可编程逻辑核中的基本单元,之后利用可编程逻辑核结构上的对称性和规整性,通过基本单元的叠拼来构成整个可编程逻辑核。利用该方法设计的可编程逻辑IP核保持了“软核”灵活易用的优点,且兼容双向布线结构,与Wilton提出的相应“软核”相比,可以减少面积50%,利用该方法设计的可编程逻辑IP核已经通过了流片实验验证。据作者所能查找到的文献资料表明,该设计方法在学术上属首次提出。在OTP可编程逻辑IP核研究方向:反熔丝型可编程逻辑核在高可靠、抗幅照等特殊应用领域有着不可替代的地位,具有迫切的应用需求。基于MOS管栅氧击穿的反熔丝型可编程逻辑核由于兼容CMOS工艺,易于SOC集成,但这种MOS型反熔丝击穿后电阻阻值较大且极度分散,很难直接作为编程单元用在可编程逻辑核中。本文提出了一种新的编程位元结构,并申请了中国发明专利(“应用于FPGA的通用位元电路及编程方法”,申请号:201110112925.1)。该编程位元由两个反熔丝和一个选择管构成,能输出稳定的高低电平控制可编程逻辑核中的电路节点状态,而与反熔丝本身的电阻特性无关。利用该位元结构就可以方便的将MOS管型反熔丝以编程位元的形式用在可编程逻辑核中。在此基础上,设计了一款反熔丝型可编程逻辑IP核,该IP核已经通过了流片实验验证。可编程逻辑核的验证及开发应用依赖配套的CAD软件系统,由于本文设计的可编程逻辑IP核在结构上与商用FPGA不兼容,因此没有现成的软件工具可用。本文采用“整合、改进工业界及学术界已有的工具模块+自主编写部分模块”的策略,开发了两套完整的CAD软件系统以分别支撑本文的MTP型可编程逻辑IP核及OTP型可编程逻辑IP核研究。这两套软件系统已经成功应用于本文设计的可编程逻辑核的实验验证之中。在此工作中,作者创新地将多伦多大学开发的用于隔离岛型FPGA结构的开源布局布线工具VPR改进成了可以支持基于行布线结构的反熔丝型可编程逻辑核。