现代处理器之间及对外设的互联通信数据需求越来越高。高速串行接口代替原有的并行接口，成为主流的互联接口。在高速接口中，非源同步串行接口更加节省通信信道资源。因此，在外设等信道资源紧张的应用中主要使用非源同步串行接口。该接口系统的收发器结构更加复杂，适用范围更广。对非源同步接口的研究具有更广泛的应用价值。串行接口的主要评价指标为速率和功耗效率，本文在速率达标的标准下，达到了更优化的功耗效率。　　本文对高速非源同步串行接口发送端和接收端结构进行研究改进，主要创新点是对低电源电压下高速接口功耗效率的提升。本文提出的电路使用40nmlow-leakage CMOS工艺实现并进行流片测试。测试结果显示，接收端在13 Gb/s的工作速率下误码率小于10E-12。发送端电路在功耗面积上进行了一定的优化，并缩短了输出时的延迟时间。　　本文的主要贡献及创新工作如下:　　提出并实现了高速数据发送端。该电路使用新型跨时钟域传输方法以及动态并串转换电路。可有效减少发送端数据延迟，提升系统性能。动态并串转换电路减少了时序约束路径的数量，使电路更易于实现。　　提出并实现了判决反馈均衡器以及共模恢复等接收前端电路。该电路内部采用双端口锁存器来优化反馈路径时序，可有效缩短关键路径长度。共模恢复电路使用非对称设计，可更好地与低电源电压下工作的其他电路相配合。　　提出并实现了新型时钟数据恢复电路。该电路采用信号质量检测的方法和数字滤波鉴相算法。信号质量检测方法可减少前端采样器及采样时钟的数量，从而降低接收端的功耗。经实际流片测试，本电路可自动调整时钟边沿到数据采样误码率较低的位置，方便接收前端电路对输入数据进行采样。当输入数据有低频抖动时，该电路输出的时钟可跟随输入数据的抖动，保证采样的正确性。实际功耗测试显示，本文提出的判决反馈均衡器和时钟恢复电路在13 Gb/s的速率下的总功耗为10mW，效率为0.83pJ/bit，达到世界先进水平。　　本文的接收前端电路在龙芯3A2000处理器中得到使用。