随着数字信号处理理论的发展,人们对实时信号处理的要求不断提高。信号处理运算量大、数据吞吐量大、处理复杂,仅依靠单个信号处理器已经不能满足要求,必须采用实时性强、精度高和具备高数据吞吐量互连网络的大规模并行系统。　　 与传统的采用专用芯片的数字信号处理机相比,通用信息处理系统具有可重构性、通用性和优良的可扩展性。该平台开发周期短,采用统一的硬件结构完成不同的信号处理算法,可以根据所需实现的功能和处理器的性能灵活调节处理节点的数目和连接方式,使系统达到最佳的性能价格比。　　 本文提出了一种基于多DSP和多FPGA构架的高性能可重构并行处理结构,基于该结构设计并实现了一款通用信息处理系统。该系统具有通用性、可扩展性强和多处理器拓扑结构可重构等特点,同时可以为算法开发、验证以及基于算法的硬件系统设计提供极大的便利。　　 提出的系统架构具有以下特点:　　 1.多颗DSP在松耦合和紧耦合的基础上构成混合耦合结构,提高了系统灵活性和适应性。　　 2.使用多颗Virtex-5 FPGA实现Link Port通道互连的可重构设计,DSP阵列可以实现多种拓扑结构以适应不同的算法需求。　　 3.信号处理板和接口板通过高速背板连接,信号接口包括PCI Express总线、Serial RapidIO和LVDS传输链路。使用专用接插件提供优秀的电器连接性和机械连接性。　　 4.通过完善的通信协议和底层监控机制实现了对硬件平台的维护和管理,为算法仿真和测试提供了便利。　　 论文中首先提出了一种基于多DSP和多FPGA结构的高性能可重构并行处理结构。然后给出了系统硬件电路原理图的设计方案,包括ADSP-TS201、Virtex-5FPGA外围电路的设计和时钟分配电路的设计。同时解决了电路板PCB的设计和后仿真中的一些关键问题。　　 其次给出了FPGA逻辑设计方案并验证了逻辑功能,包括:PCI Express总线、Link Port接口、DDR2 SDRAM接口、LVDS通信链路和可重构功能模块。　　 最后通过专业仪器测试、逻辑验证和系统联合调试验证了系统的功能并分析了测试结果。