随着集成电路工艺和数字信号处理技术的不断进步，在无线接收机中，在中频对模拟信号进行数字化，把信道选择、解调等功能搬到数字域中处理，可以显著提高了接收机的集成度和支持多通讯模式的能力.但是，这要求中频A/D转换器有很高的动态范围和较低的功耗.带通∑Δ调制器能对中频窄带信号用相对较低的功耗进行高精度的A/D转换，因此特别适合用于中频数字化接收机中.该文首先介绍了∑Δ调制器的基本工作原理和量化噪声整形特性.然后，重点研究了高阶单环路结构带通∑Δ调制器的设计问题，包括稳定性和信号电平按比例减小技术等，接下来对一个1位4阶多路反馈单环路带通∑Δ调制器电路进行了详细的行为级模拟，确定了电路中主要单元电路的设计指标.谐振器电路是带通∑Δ调制器中的最为关键的电路模块，该文详细研究了两种高性能的双采样双延迟型谐振器电路，讨论了它们有关电源电压对功耗之间的折衷关系，并分析与模拟了非理想因素对采用的谐振器电路性能的影响.在完成了各单元电路的设计工作后进行了系统模拟，模拟结果表明，当信号带宽为270KHz时调制器的峰值信号噪声加失真比SNDR为79.8dB，动态范围DR约为83dB，距离满足GSM模式对DR的要求仅差3dB，电路采用CMOS 0.35um N-阱工艺，电源电压为2.5V，功耗为24.3mW.