频率综合器是无线收发机射频前端芯片的关键模块，功能是提供稳定的、可编程的、低噪声的本地振荡信号，其性能决定或影响着整个无线收发系统的性能。在基于锁相环的频率综合器中，分频器是其中一个重要的模块，它是频率综合器能提供多个高精度频率信号并同时实现高频低功耗工作的关键和前提。小数分频技术的提出，打破了频率综合器环路带宽和信道间隔之间的限制关系，使其具有频率切换速度快、精度高、噪声小等优点，引起了人们越来越多的关注。　　 本文在介绍锁相环式频率综合器的结构、应用及分类的基础上，分析了整数频率综合器中环路带宽的限制问题，并给出了小数频率综合器的原理分析，同时列举了评价其性能的相应指标。本文重点讨论了小数频率综合器的核心电路∑-△调制器的设计，给出了多级噪声整形(Multi-stageNoiseShaping，MASH)和单环(Single-Loop)两种结构的原理分析和仿真结果。　　 对于应用于DAB收发机系统中的小数分频器，本文采用SMIC0.18μmCMOS工艺设计了一个由基于脉冲吞咽计数器的可编程分频器和MASHl-1-1结构的∑-△调制器构成的实现小数分频功能的数字分频器，用数字集成电路设计的方法进行了功能仿真、逻辑综合和布局布线，给出了后仿真结果，并进行了流片。在片测试结果表明，1.8V电源电压下，小数分频器的工作频率范围为350-460MHz，当输入频率为460MHz，分频比为640.75时，输出频率为718kHz。核心面积约为0.1mm2。　　 另外，本文采用CSMC0.18μmCMOS工艺设计了一个应用于2.4GHz无线通信用收发机系统中的小数分频器和SPI接口模块，其中∑-△调制器采用单环结构结构，并加入了抖动(Dither)模块，以增加输出序列的长度。对该电路进行了功能仿真、逻辑综合和布局布线，给出了动态仿真结果和静态时序分析报告，达到设计指标，并进行了流片。