论文部分内容阅读
本文首先介绍了LDPC码的基本原理，包括LDPC码的基本概念、编码算法、译码算法。在编码算法里详细讨论了LDPC码的稀疏校验矩阵和生成矩阵的产生方法及其校验矩阵的环的分析。在译码算法里介绍了MP算法集的基本原理和译码性能最好的和乘积译码算法。其次，本文采用的编码算法是一般线性码的生成方法，即信息位和相应的生成矩阵相乘，译码采用的是和乘积算法，信息概率在比特节点和校验节点之间迭代的传输，直到译码收敛或者达到最大的迭代次数。根据编译码算法，构造了易于硬件实现的结构。在编码部分构造了稀疏的无四线环的校验矩阵，生成了相应的生成矩阵。提出的硬件结构使得编码得到简化。译码部分在实现复杂度和延迟时间上取了一个折中，采用的是很通用的部分并行的结构。最后，在AWGN信道模型下完成了LDPC码的编译码器的FPGA基础的硬件仿真。