由于片上系统向着多功能和大规模集成的方向发展,对于芯片内电源管理模块的性能需求越来越高,作为电源管理系统中的一员,低压差线性稳压器(Low Dropout Regulator, LDO)因其良好的瞬态响应、高电源噪声抑制能力和较低的成本而具备独有的竞争优势。然而LDO的性能指标存在折中关系,并且针对实际的工程应用也会有特殊的设计约束,本文所提出应用于仪表通信芯片中的LDO,其高电源抑制比可有效提高系统内时钟电路的频率稳定性,快速瞬态响应可保证数字电路正常工作,同时输出端无反向漏电的特性可满足外置电池的安全需求。本文在总结现有各类LDO结构基础上,深入分析了影响LDO电源噪声抑制和瞬态响应特性的各类因素,并给出了一种兼顾两者性能的LDO设计方案。功率管采用NPN结构减小了输出端的反向漏电并且优化了系统瞬态响应；改良系统电源噪声匹配结构并在特定节点嵌入低通滤波环节在不增加额外功耗的情况下提高了中高频段的PSR性能；高速误差放大器和摆率增强网络的引入进一步的加快了系统瞬态响应速度;优化固定零点保证了系统在全负载环境下的稳定性。采用Dongbu0.18μm BCD工艺,对高速低噪声LDO进行仿真、流片与测试验证。测试结果达到设计指标要求,其中输入电压范围为4.5-5.5V,输出电压为3.293V,最大带电流能力为100mA;输出电压大于输入电压时反向漏电小于7nA；当额定负载电容为100nF且输出电流以100mA/μs速率变化时,输出电压欠冲与过冲分别为15mV和13mV,稳态建立时间均小于10μS；轻载下电源抑制比在1kHz、100kHz、1MHz时分别达到-65dB、-47dB和-50dB,测试结果与仿真结果相比瞬态响应性能和电源噪声抑制性能有一定程度的退化。