硅基单电子晶体管(SET)具有低功耗和高集成度的特点，将在未来大规模集成器件中具有重要作用。近年来，随着研究工作的深入，特别是微纳加工技术提高，硅基单电子晶体管已经在室温下观测到库仑振荡和负微分电导现象，并已制作成多种逻辑功能电路。本论文在综述单电子晶体管的工作原理和研究进展的基础上，重点在硅基单电子晶体管的制备工艺和输运特性上进行了三个方面的研究工作：1、硅基单电子晶体管制备的关键技术电子束直写和各向异性湿法腐蚀工艺在纳米结构实现上的最佳条件，2、单电子输运模型及特性分析，3、制备了多种结构的硅基单电子晶体管，特别是发展高栅压调节系数的单电子晶体管。 主要研究成果包括： 1、研究了硅基单电子晶体管制备工艺的关键技术电子束直写和各向异性腐蚀，提出了针对纳米结构制作的优化方法和最佳条件。1)对电子束直写工艺条件做了大量的试验和分析，分析了制备不同特征尺寸单量子点、多量子点和纳米线结构的工艺条件，提出了克服电子束邻近效应的简单解决方法和特殊图形的电子束刻蚀方案；2)研究了各向异性腐蚀对不同晶向的硅和多晶硅的腐蚀情况。针对硅各向异性腐蚀在微观尺度下的特点，提出了新的腐蚀工艺模型。该模型基于元胞自动机理论，考虑到了腐蚀过程中硅不同晶面的晶体结构带来的影响。模型中引入了碰撞理论，并考虑了腐蚀温度，浓度对腐蚀的影响，可快速准确地模拟分析各向异性腐蚀工艺过程，对优化工艺具有理论指导作用。 2、在讨论单电子输运模型的基础上，研究了单电子晶体管库仑振荡效应和负微分电导效应等输运特性，确认了精细台阶结构的库仑振荡峰的来源。实验上制作了不同特征尺寸纳米线沟道结构的单电子晶体管，首次在硅基单电子晶体管中观测到具有精细台阶结构的库仑振荡峰。基于单电子输运模型，确认精细结构是来源于小尺寸量子点中由于量子限制效应而产生的大的量子分立能级间距。 3、针对常规结构单电子晶体管的栅极调节系数和电压增益难以提高的瓶颈问题，提出并制备了高栅极调节系数的新结构单电子晶体管。对制备的器件测量结果表明，量子点尺寸减小到10纳米以下，栅极调节系数达到了0.84，并在室温下电学特性中具有明显的库仑阻塞效应。如果采用更薄的栅绝缘介质，理论上还可以进一步提高栅极调节系数和电压增益。制备工艺上，电子束刻蚀前在SOI衬底上先预淀积栅介质层和掺杂多晶硅，然后通过灵活控制热氧化工艺和各向异性湿法腐蚀，使多晶硅栅仅位于所设计的量子点的上方。由于预制栅绝缘层和多晶硅栅，在氧化减小量子点尺寸的同时，栅绝缘层的厚度基本保持不变，同时，还有效地减小了沟道的寄生电容，提高了器件的性能。