软件无线电是目前国内外研究的热点，从美军1995年的SPEAKeasy(易通话)计划到要求在2010年实现的联合战术无线电系统（JTRS）等计划,都有力促进了软件无线电技术的发展。本文所涉及项目的目标是开发一个软件电台的模型机系统。它采用DSPs+FPGA的结构，实现跳频扩频和直接序列扩频的抗干扰功能，因而结构灵活，适于模块化设计。作为项目的一个重要组成部分，本文采用DSP TMS320VC5409实现了基带处理部分的信道编解码、跳频意义的组拆帧和跳频同步、并对调制解调芯片读写寄存器进行了配置。本方案综合跳频因素考虑，每16比特信息编码为一个统一块码。信息比特经循环编码，再经过卷积编码组成编码比特（56比特）,最后经过交织形成块。解码部分采用DSP来实现解交织和维特比译码。这些都在一定程度上降低了信道的误码率，提高了的信道的传输效率。跳频同步解决电台建立通信时的初始同步、勤务同步以及迟入网同步等问题。本文着重分析了同步头同步法，提出了一种同步头粗同步方案，并采用特殊码字威拉德码完成了同步捕获识别。使用高速DSP极大地提高同步头的抗干扰性能，并使其抗敌方识别性能最佳。DSP通过I/O读写操作，控制调制芯片Stel-1109的读写寄存器，用来设置芯片的调制方式、数据速率、编码方式等；而DSP对解调芯片Stel-2105读写寄存器的控制，则对解调的一系列视窗选择及NCO频率控制字进行了设置。这些技术措施使得调制解调芯片的初始配置与系统匹配且达到最佳。