基于Bouc-Wen模型的RC框架梁-柱节点与结构抗震性能分析

来源 :哈尔滨工业大学 | 被引量 : 0次 | 上传用户:nobita8371
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
大量震害调查分析表明,梁和柱的连接处是许多震损钢筋混凝土框架的薄弱部分。随着钢筋混凝土梁-柱节点的试验和理论研究的深入,人们也逐渐认识到节点核心区的严重损伤会引起梁、柱构件甚至整体框架抗震性能的退化。另一方面,我国现行抗震设计规范正在向性能化设计迈进,但是目前抗震规范中的小震弹性设计法没有考虑结构超强的影响,而节点作为结构的重要组成部分,节点的滞回耗能对结构整体的抗震性能和超强具有一定的影响。因此,如何考虑节点的性能退化,建立合适的滞回模型,建立考虑节点核心区影响的钢筋混凝土平面与空间框架结构的精细化有限元模型,并进行非线性静力和动力分析,为将来的节点抗震设计提供计算分析依据成为亟待解决的问题。本文针对钢筋混凝土框架的梁-柱节点开展了一系列的数值模拟与理论分析研究,主要研究内容如下:(1)引入光滑的滞回恢复力模型——Bouc-Wen模型,利用该模型定义了OpenSees中Joint2D节点单元的剪切块滞回性能。由于现行OpenSees版本中的Bouc-Wen材料不能反映钢筋混凝土梁-柱节点的捏拢效应,而OpenSees是源代码高度开放的研究型软件,因此本文基于C++语言平台,添加了捏缩控制参数,使开发后的Bouc-Wen材料模型能反映节点的强度与刚度退化及捏缩效应。(2)为了准确模拟梁-柱节点组合体试验,需要确定合适的模型参数,本文采用擅长多变量优化和全局搜索技术的遗传算法进行参数识别,采用MATLAB软件中的GA工具箱实现了模型参数的识别工作。由于捏缩控制参数具有很强的非线性,识别后的参数需要根据参数分析进行修正才能较好地模拟试验结果。(3)选取国内外五组十一个节点组合体试验,分别考虑了刚节点建模、基于Pinching4材料的Joint2D节点建模和基于改进Bouc-Wen材料的Joint2D节点建模三种情况,对这些节点试验进行了数值模拟,结果表明:改进Bouc-Wen模型可以较好地模拟各节点的滞回反应特性,包括强度与刚度退化效应和捏缩滑移效应。对比改进Bouc-Wen材料模型和Pinching4材料模型的模拟结果,可以发现:折线形的Pinching4材料耗能比试验结果要大得多,加载段的节点刚度随着加载循环次数增加与试验结果偏离越来越大,而光滑的Bouc-Wen材料能够很好地拟合试验曲线,在曲线形状上更贴近试验结果。(4)选取一个六层平面框架进行了静力Pushover分析,结果表明:考虑节点的变形与耗能作用后,框架的超强更大、延性更强。经过平面框架地震反应分析,可以发现:考虑节点建模后,结构的地震响应如顶层位移、层间位移角等都有所减小,说明节点的变形与耗能提高了框架的抗震性能。给出了地震作用下框架各层跨中节点的损伤规律,可以发现:节点损伤的规律与层间位移角相一致,都是底层较大、顶层最小,并且节点在受力过程中发生了强度与刚度的退化和捏缩作用,所以在抗震设计中考虑节点的影响是必要的。
其他文献
  针对由于处理器的功能变得越来越复杂而导致芯片的环网开关设计难度变大的问题,提出了一种可重用的无阻塞多核环网开关的设计结构。这种结构采用多链路设计技术,降低了设计
芸薹属(Brassica)是十字花科(Cruciferae)植物中最重要的一属,包含了许多具有重要经济价值而得到广泛种植的作物。随着2004年多国芸薹属基因组计划(MBGP)的启动,芸薹属植物的
学位
  DSP芯片适用于数字信号类算法的专用处理器,随着高性能计算需求的应用扩展,高端DSP芯片也向着满足高性能计算需求的方向发展,成为一种适用于高效能计算需求的新型处理器。本
  本文介绍了基于高性能X-DSP IP核的AHB转接桥设计。通过AMBA AHB总线协议与EDMA总线协议的转换,完成AHB从机接口与EDMA接口的对接,实现了外部主机通过EDMA访问芯片内部存储
随着无线通信和视频图像处理等嵌入式应用需求的增长,越来越多的处理器采用了单指令多数据流(SIMD)结构,以开发其数据级并行.但嵌入式应用中数据级并行和线程级并行同时存在,
  FIR滤波器是数字信号处理中最基本的元件,它可以在保证任意幅频特性的同时具有严格的线性相频特性.FIR滤波器原理是输入序列与系数序列做卷积运算,主要结构就是一串移位
会议
钢筋混凝土(RC)框架结构以其平面布置灵活,良好的受力性能和经济效益高等优点,在全世界得到了广泛应用。随着时间的推移,RC框架结构的耐久性问题也更加突出。钢筋锈蚀作为影响既有
  前导零预测器(LZA)是浮点加法器和浮点融合乘加部件中一个主要的组件.它一般位于关键路径上,与加法器并行进行能有效减小关键路径上的延时.一般的LZA可以分为两类:精确的LZ
  随着工艺特征尺寸的不断缩小,芯片的可靠性问题日益突出。本文针对芯片的片上存储结构,提出了一种基于路交叉的低开销高可靠片上存储体容软错误设计方法。该方法将片上存储