论文部分内容阅读
本文针对多媒体视频处理系统中的视频实时解码应用，提出了一种低功耗的高性能多媒体协处理器结构设计。对于常系数乘法器、逆离散余弦变换(IDCT)、变长解码(VLD)等关键单元与模块作了深入研究，并结合低功耗设计技术对上述单元与模块进行了优化。通过对实验结果的分析与比较，说明本设计在满足视频实时解码需求的基础上在功耗方面做到了最优化。此外，本文分析总结了SOC设计的设计方法与CMOS电路功耗基本原理，并从设计的各个层面总结了低功耗设计技术。为设计低功耗的视频解码协处理器提供了理论基础。
本文的主要工作与创新点如下：一、基于并行乘法器结构设计了一种新型的低功耗常系数乘法器。它采用了CSD(Canonicalsign-digital)编码，WallaceTree乘法算法，结合采用了截断处理，变数校正等优化技术，实现了一种适用于视频解码的低功耗常系数乘法器。二、设计了一种低功耗的2DDCT/IDCT处理器。该处理器基于行列分解的算法，采用Loeffler的DCT/IDCT快速算法提高处理速度，满足实时处理的需要。为了降低功耗，采用了零输入旁路，门控时钟，截断处理等技术，在满足处理速度和精度要求的基础上使得功耗与面积达到最小。三、设计了一种低功耗的VLD解码器。该解码器基于并行解码的结构，针对低功耗的应用，采用了LUT分块算法和减小桶型移位器尺寸等技术对LUT部分与VLDdetector部分进行了功耗的优化。实现了一种适用于HDTV解码的低功耗的VLD解码器。