论文部分内容阅读
论文结合高性能网络处理器技术研究项目，以IXP1200为参考，深入研究FBI（Fast Bus Interface）单元，设计FBI单元的整体结构，完成模块划分，采用Verilog HDL语言完成了FBI单元IP核的设计与前端仿真。
论文分为五个部分，首先介绍了网络处理器的技术背景、国内外的发展现状和IP核的基础知识。
接着，以Intel公司的IXP1200网络处理器为例，介绍了网络处理器的架构及FBI单元在网络处理器中的重要作用，给出了FBI单元设计的技术指标。
第三，重点讨论了FBI单元的整体结构，把FBI单元分成HASH单元、暂存寄存器（Scratchpad RAM）、发送模块和接收模块几个子模块，介绍了各个子模块的基本内容及功能。
第四，详细介绍了整体模块和各个子模块的设计思想及具体实现方法，详细分析设计时可能出现的问题，给出相应的解决方法，提出整个程序的实现架构，给出各个模块的调用关系。
最后，给出FBI单元的仿真工作波形，通过对波形的详细分析，证明了FBI单元设计正确，完成了FBI单元的前端IP核设计。