论文部分内容阅读
随着SINS/GPS组合导航系统的结构和算法逐渐成熟和完善,实际应用中对适应SINS/GPS组合导航特点的嵌入式硬件平台提出了越来越高的要求。本文基于高速导航运算需求分析,结合SINS/GPS组合导航的特点,研究设计了一种基于DSP和FPGA的嵌入式导航计算硬件平台,以满足导航计算对硬件平台的微型化安装、实时性、高速度和高可靠性的需求。设计以TMS320C6748型DSP和EP4CE15F17I型FPGA为核心元件,其中,DSP负责导航解算,借助FPGA丰富的内部资源和强大的可编程能力扩展硬件平台通信接口,完成对GPS信号和IMU信号的接收和缓存。在硬件物理实现上,充分考虑导航计算硬件平台所处电磁干扰恶劣环境,对硬件平台的外围电路和存储器电路做了电磁兼容性设计,利用Cadence 16.6软件完成电路布局布线,设计绘制了嵌入式导航计算硬件平台的PCB板图。利用FPGA可重复编程特性,在片内扩展了6路UART的通信接口,使用Verilog HDL硬件编程语言设计异步串行收发IP核,完成了UART通信协议与收发时序的模拟,使其支持RS-232和RS-422串口通信协议和异步串行传输的基本功能。在接收模块设计中,采用16倍波特率多次间隔采样的方法解决了接收数据过程的起始位精确对准问题和抗噪声干扰的问题。此外,平台中设计的异步FIFO用于对数据进行缓存,解决了数据的跨时域传输问题,设计了异步FIFO空满状态机制实现对异步FIFO的控制。在DSP与FPGA的通信实现上,通过对比分析EMIFA接口访问信号逻辑与FPGA端的UART控制信号逻辑,设计了串口扩展选择合适的控制逻辑译码方案,从而保障DSP与FPGA之间有效的通信。最后通过Modelsim-Alter软件对所设计的功能进行仿真和硬件平台实物调试,验证了所设计的导航计算硬件平台可以满足SINS/GPS组合导航系统对微型化、实时性、高速度和高可靠性的需求。