随着越来越多模拟信号领域的处理功能逐渐转向数字领域,模数转换器(ADC)作为模拟信号通向数字信号的桥梁变得越来越重要了。新的电路系统对A/D转换器(ADC)提出了更高的要求,如更高的精度和更快的速度。在高性能数字化通讯、医学成像及高质量的视频信号处理等领域,都需要用到高性能的ADC。无线通信系统及便携式视频影像设备对低功耗高速度的ADC有更苛刻的性能要求,为了满足这些需求,对低功耗、高分辨率及高转换速度ADC的研究十分必要,尤其是基于标准CMOS工艺实现的ADC。流水线结构的ADC能很好的满足这些领域的需求。本文计划研究和实现一种高速高分辨率的10-bit、60Ms/s的流水线结构ADC。流水线ADC主要模块包括:采样保持电路、级间增益电路、子ADC、数字校正电路、基准源、时钟产生电路及偏置电路。通过了解电路的工作原理,进行ADC系统设计,对整体电路进行系统仿真和分析。通过综合考虑系统速度、功耗和面积以及各子级电路实现的难易程度,该流水线式ADC采用九级结构,前8级结构每级转化1.5位,最后一级为2位的并行Flash ADC,最后采用数字校正电路对各级输出进行校正得到10位的数字输出。本设计在Cadence环境下,采用smic的0.13μm3.3V工艺进行模拟仿真,ADC的差分信号输入范围是1.15V-2.15V,在采样速率60MHz,输入正弦信号频率为10MHz,测得ADC的SNDR约为55.3dB,功耗约为130mW,最后完成了部分电路的版图设计。