近年来,GaN基半导体器件尤其是InGaN/GaN LED在晶体生长、薄膜制备以及光电器件制备等方面取得多项重大技术突破,已广泛用于各种显示和背光等领域,半导体照明市场经开始启动。Si以其低成本、大尺寸、高质量、导电等优点,以及广电集成的前景,在半导体照明市场中异军突起。虽然Si衬底GaN基LED从诞生至今已有了长足的进展,但其在发光效率、发光质量和使用寿命方面仍存在不足之处,其中一个重要原因就是晶格常数和热膨胀系数之间的差异使得Si衬底与GaN薄膜之间存在应力,而应力过大会导致生长在Si上的GaN薄膜出现裂痕,严重影响其芯片良率,同时应力对LED的发光光强、发光波长和电流电压也存在着一定的影响。在图形衬底上生长大失配薄膜是释放应力的一种有效方式。本文对图形Si衬底垂直结构GaN基LED芯片应力进行了系统研究,并分析了其对广电性能的影响。主要获得了以下研究成果：1、通过微区拉曼测试获得Si衬底GaN外延膜单个图形中的应力分布状况；2、利用光刻技术奖1200×1200μm2的图形硅衬底GaN基外延片制作成200×200μm2的小芯片,并对其进行点测,发现处于一颗大芯片不同区域的小芯片波长和光强分布呈现一定的规律性,分别是中心的波长要大于对角,而光强则小于对角区域,我们发现这是由于应力的非均匀分布引起的。3、芯片制造过程应力变化很复杂,而且应力分布的均匀性随工艺条件显著变化。本文讨论了两种厚度的缓冲层样品在芯片制程中应力的变化情况,且分析了各自的芯片中心和角上区域在制程中的应力分布。两种样品在制程中应力变化差距明显,但当制作完成时,差距减小且整体应力均有所下降。4、转移到蜡上的GaN薄膜应力大大减小而且分布均匀,表明选择合适的转移工艺有可能对最终器件中的GaN应力大小及分布进行调节,从而优化其性能。这对未来芯片工艺的设计和研究具有重要的指导意义。