余数系统(Residue Number System)由于其内在的并行性、模块性和无权性而广泛应用在现代通信和数字信号处理领域。本文针对余数系统的后置转换电路和符号检测电路进行研究。本文将新中国剩余数定理研究应用于后置转换电路。由于模集合本身的乘法逆元简单,且通过模通道后置转换处理顺序的调整,在5-模集合{22n,22n+1-1,2n+1,2n/2+1,2n/2-1}后置转换电路的设计中,电路只需要由3个多输入的模加法器和一个普通的加法器构成。与具有同样动态范围的4-模集合相比,本文模集合的后置转换电路比模集合{2n-1,2n+1,22n-2,22n+1-3}的后置转换电路共节省了40.3%的面积和41.5%的延时,与模集合{2n-1,2n+1,22n,22n+1-1}的后置转换电路具有几乎相同的性能表现,共超出了3.9%的面积和5.5%的延迟。在模通道的运算单元的性能上,与同类模集合相比,该5-模集合有更快的模通道运算速度和提供更好的并行性。基于混合基转换定理,对于4-模集合{2n-1,2n,2n+1-1,2n-1-1}的后置转换电路,该电路通过两级转换电路得到最终结果。该转换电路主要由3个模加法模块和1个加法模块组成。综合结果表明,该4-模集合的后置转换电路面积比其它6个同类模集合的面积较小,延时和功耗也要好于其它大部分的受比较电路。另外,该4-模集合的模运算电路以及平衡性都会对余数系统的应用提供重要的优势。针对具有2的权形式模集合的符号检测,本文给出了一种高效的通用模集合符号检测算法。该符号检测算法具有并行处理所有模数的能力,且在符号检测过程中只需要模2n加法运算,排除了其它低效的模运算。本文还针对模集合{2n+1-1,2n-1,2n}设计了符号检测电路,该电路由1个进位保留加法器,1个比较电路和1个前缀加法进位生成电路构成。在SMIC的CMOS标准工艺库(0.18um,1.98V0℃)下用Synopsys Design Complier综合,与先前同类算法应用到相同模集合的符号检测电路相比节省了60.1%的面积。在速度上,该电路缩短了42.5%的延时。另外,功耗也相应获得了64.7%的优化。