Delta-Sigma ADC采用了过采样技术和噪声整形技术，能够达到很高的有效位数，因此广泛被应用于音频信号处理系统中。特别是近年来，手机、助听器、平板电脑等移动便携设备的日益普及，对内嵌音频ADC的功耗要求越来越苛刻，低功耗Delta-Sigma ADC的设计作为一项具有挑战性的研究课题成为国内外工业界和学术界的研究热点。本论文重点研究Delta-Sigma ADC的核心——音频Delta-Sigma调制器，特别针对调制器的低功耗设计技术，进行了相关探索和研究。　　本论文首先介绍了Delta-Sigma调制器的基本概念和工作原理，对已有的Delta-Sigma调制器的结构做了相应的分析总结，为低功耗调制器结构选择提供指导。对系统建模方法进行研究，分析了Delta-Sigma调制器模型中主要的非理想因素并建立行为模型。在此基础上，完成了一款离散、单比特量化结构的音频Delta-Sigma调制器设计，该调制器采用四阶前馈结构，后仿真结果表明在25 KHz带宽内、电源电压为1.8 V时，该调制器实现了96.7 dB的SNDR、101.6 dB SFDR，功耗为3.5 mW。　　对低功耗音频调制器进行研究，设计了一款基于SAR量化器结构的调制器。该调制器采用4位SAR量化器，相比于Flash ADC类型的量化器，减少了比较器的个数，降低了量化器的功耗。此外，与使用有源加法器对输入信号和积分器输出进行求和的传统方法不同，本设计利用SAR量化器实现输入信号的加法，极大的降低了有源加法器的功耗。仿真结果表明，在20 KHz信号带宽、1.8 V电源电压下，调制器的SNDR为94.6 dB，SFDR为107 dB，功耗降低为145μW。　　在微功耗调制器设计方面，基于智能助听器的应用背景，在SMIC0.18μm工艺下，设计了一款两阶4 bits量化的超低功耗调制器。该调制器工作电压为1.0V，采用低功耗SAR量化器和自举开关技术，并利用后级积分器实现前级输出的前馈加法，在保证性能的前提下实现功耗的最优化。仿真结果表明，在10 KHz信号带宽内，调制器的SNDR为94.1 dB，SFDR为103.7 dB，功耗仅45μW。