功耗攻击通过测量及分析密码设备运行过程中处理数据与功耗之间的相关性来获取密钥信息,给军用密码芯片的安全性造成了极大的威胁,抗功耗攻击设计已经成为密码芯片设计的关键环节。本文针对目前密码芯片抗功耗攻击设计技术存在的安全强度低、资源占用率高、功耗消耗高以及普适性差等缺点,结合分组密码算法的特点,以安全性、高效性以及灵活性为出发点,从功耗维度展开对分组密码芯片在电路级、算法级和系统级三个层次上的抗功耗攻击设计技术研究,从安全性维度展开对分组密码芯片抗功耗攻击能力的量化评估,构建一种安全强度可配置的抗功耗攻击分组密码芯片。电路级设计层次上,在分析和评估双轨电路主要功耗泄露的基础上,结合安全强度高的设计要求,提出了一种基于双轨预充电逻辑的功耗恒定单元。针对传统双轨逻辑电路的安全性漏洞,构建了一种新型的LUT电路,并与掩码技术相结合构建了MLBDL电路,用于设计和替换S盒等关键密码模块。Hspice仿真实验表明该功耗恒定单元能完全消除功耗与数据之间的相关性,能够保证密码算法功能模块的安全性和可靠性。算法级设计层次上,在分析有限域扩张理论的基础上,结合资源占用率小和功耗消耗低的设计要求,提出了一种基于复合域掩码的功耗随机化设计方案。针对复合域掩码字节求逆运算存在计算复杂度高、关键路径延时大的问题,采用关键单元复用思想,提出了一种改进型的复合域掩码字节求逆算法,设计了硬件电路实现方案,并研究了基于复合域掩码字节求逆变换的掩码AES设计,包括数据路径设计和控制时序设计。最后通过仿真和实测验证了掩码AES的安全性,评估了复合域掩码的功耗随机化效果。系统级设计层次上,在分析功耗实测平台架构的基础上,结合普适性高的设计要求,提出了一种基于电流补偿电路的系统级功耗恒定模块。该电路单元由动态电流检测模块、高线性I→V模块和高线性转换V→I模块三个基本部分组成,实现了精准复制密码算法IP核电流变化的功能。最后通过UltraSim仿真评估了该功耗恒定模块的抗功耗攻击效果,分析了其面积消耗。安全性量化评估维度上,在分析信息论和功耗攻击之间相互联系的基础上,采用信息熵和互信息理论提出了一种密码芯片抗功耗攻击量化评估方案。该方案从功耗攻击过程出发,以信息熵为功耗信息“不确定性”的量化评估指标,以互信息为功耗信息统计分析过程中有关密钥信息“不确定性”缩减量的量化评估指标,利用正确密钥信息熵的纲量,构建关于互信息的安全性量化数值,当猜测密钥的互信息大于该安全数值时,可以认为该猜测密钥为正确猜测密钥。最后,以DPA攻击为例,利用上述量化评估方案,对比量化评估了DES密码芯片和AES密码芯片的抗功耗攻击能力。