近年来，国内数字电视的飞速发展克服了传统的模拟有线电视传输技术的局限性，它使得有线电视运营商除了能够提供更高质量的电视图像外，还能够提供多种的增值服务。作为运动图像的通用编码标准，MPEG-2在数字电视中得到广泛的应用。　　本课题的研究建立在目前主流的视频解码算法的基础上，将这些算法移植到FPGA平台上，建立一个内核可重构的MPEG-2解码SOC平台，本次论文研究的内容包括：　　(1)详细介绍了MPEG-2中系统部分中的传送流、程序流和PES分组的各个组成部分，以及视频部分中的各层码流的划分和具体的参数的意义。　　(2)给出本设计中的总体的硬件平台以及各个组成部分。　　(3)描述解码中每一个步骤的具体的算法，给出了每一种算法在FPGA上验证时的仿真图形。　　论文结合FPGA的硬件平台，提出了一系列的算法，为解码的单芯片系统的实现提出了切合实际的建议。同时也为进一步设计视频处理的特定集成电路ASIC打下一定的基础。