随着视频会议、高清电视、智能监控系统等视频业务的不断推广，需要实时视频编码的领域也越来越多。人们对视频的尺寸和质量的要求也越来越高。 分别采用专用芯片、高速DSP和通用PC的实现方式是目前最常见的视频编码解决方案。高清实时编码所需要的庞大的计算量和数据通信带宽，使视频编码专用芯片规模膨胀，大大增加了芯片研发的风险；也使采用DSP和基于PC的解决方案系统组建更加复杂。基于单芯片多核处理器的并行计算的不断发展使高清实时编码有了新的选择。 本文提出了采用IBM，SONY，Toshiba联合研发的Cell多核架构的Ｈ.264高清实时编码解决方案。Cell是一个异构多核处理器，主核是一个PowerPC，通过高速的EIB总线与外围8个支持高达128位矢量运算的协处理器相连。峰值计算能力达256GFLOPS，在高清编码方面有很大的潜力。 本文首先介绍了Cell的架构，并总结了基于Cell的并行程序设计的优化策略。在介绍了H.264视频编码算法特性基础上，分析了整个视频编码过程在GOP和帧级，Slice和宏块层次，以及数据级的可并行性。 结合Cell的异构多核架构的特点，提出了针对1920 1152的高清视频的数据分割策略，在串行视频编码软件X264的基础之上设计了由主核控制协调，8个协处理器协同工作的并行编码结构。整体结构具有可扩展性，随着编码器核心模块的不断优化，可以很方便地调整结构，以不断减少协处理器之间的数据同步的通信开销和由于协处理器负载不均衡造成的等待。 Cell处理器的强劲计算性能源于8个128位的矢量运算核心。最后一部分讨论了对H.264编码核心算法在数据级并行优化的方法，包括整数DCT、哈德码变换，及其反变换，量化与反量化，运动估计评判准则SAD和SATD，以及对参考图像的插值运算。这些模块在数据级的并行度非常高，SIMD优化过后，在单个协处理上的加速比一般在5-40倍。 H.264高清实时编码是一个复杂的应用，编码器中所包含的并行运算的充分挖掘，自适应可扩展的并行编码结构和结合Cell架构的具体实现都有很多地方还需要继续深入研究。