论文部分内容阅读
实时信号处理机是FMCW SAR系统的核心组成单元。在微型化无人飞行平台的应用背景下,FMCW SAR实时信号处理机设计主要面临两个方面的挑战:一是回波数据的实时成像处理与图像数据的高速存储,对处理机的处理性能与数据传输带宽提出了很高要求;二是由于载机空间的限制,处理机结构设计不能采用多板卡互连的设计思路,而必须采用微型化、多功能化的单板卡设计方法。针对上述挑战,本文主要进行了如下工作:1、开展了实时处理机的总体结构设计研究。介绍了实时成像算法的基本流程。结合任务需求分析了成像处理时限和数据传输带宽的要求;提出了基于多核DSP+FPGA的信号处理机单板卡的整体结构、以RapidIO互连技术实现处理器之间的高速数据传输,从轻量、高速的角度出发,选择以CF卡做为处理机的高速存储单元。2、完成了处理机硬件设计与实现。以模块化的思路设计处理机的硬件电路。采用AD9516统一管理板卡的时钟输出,采用分布式开关电源为处理机提供高效稳定的电源。实现了核心处理器TMS320C6678和Virtex6的外围电路,设计了以CY7C68053为核心的USB数据传输链路。采用14位AD芯片AD9648实现回波高速采集,采用TI DAC5681实现了DAC功能,实现了处理机的功能扩展。3、实现了基于RapidIO的高速数据传输。针对实时成像的数据传输模式与速度要求,在详细介绍RapidIO协议规范的基础上,以TMS320C6678和Virtex6为硬件平台,设置RapidIO 1x通道连接模式,实现了图像数据与回波数据高速传输,单通道实测速度达到452MB/s,提出了基于RapidIO接口的全局共享存储设计,实现了高速数据的实时存储。论文研究成果已在FMCW SAR实时信号处理机得到实际应用。实际效果表明,在以RapidIO互连结构为基础的数据传输与缓存的结构中,处理机的设计满足了回波数据传输与存储的实时要求,为实现实时成像处理奠定了基础。