在数据流的传输速度达到数百兆每秒的今天,DSP芯片运算速度的发展是相对滞后的。而在一些DSP处理中,对数运算是很重要的一个环节。因此,本文针对应用于DSP芯片中的对数运算IP核,主要完成了算法优化,硬件实现以及在数字助听器关键算法中的应用和测试。　　(1)算法优化:首先优化了基于CORDIC的对数运算算法,针对在某些特定区间内求解时误差较大的问题,增加了一次迭代,使其精度性能提高了13.5％。其次,将多项式近似对数运算算法和逐位待定对数运算算法组合,并优化了多项式近似对数运算算法,针对其误差的规律性和可预测性,在计算过程中加入了一个补偿项,使其精度性能提高了3.8%。再次,将线性近似对数运算算法和逐位待定对数运算算法组合,并优化了线性近似对数运算算法,提出查表后再分区间补偿的改进方式,使其精度性能提高了18.9%。　　(2)硬件实现:对三种对数运算算法进行硬件实现,设计了三种对数运算IP核,通过对综合报告的分析可知,为了达到精度的提升,本文设计的基于CORDIC的对数运算IP核牺牲了5.01%的速度性能和4.42%的面积性能;多项式近似和逐位待定组合对数运算IP核牺牲了1.9%的速度性能和1.3%的面积性能;线性近似和逐位待定组合对数运算IP核牺牲了3.5%的速度性能和8.2%的面积性能。　　(3)在数字助听器关键算法中的应用与测试:将线性近似和逐位待定组合对数运算IP核置换到一个数字助听器关键算法中去,并对其进行了基于FPGA的验证。通过验证结果的分析与比较可知,应用线性近似和逐位待定组合对数运算IP核的数字助听器去噪性能有所提高,而实时性等并未受到影响。