数字频率计是近代电子技术领域的重要测量工具之一,同时也是其他许多领域广泛应用的测量仪器。它是在规定的基准时间内把测量的脉冲数记录下来,换算成频率并以数字形式显示出来。本文主要论述了利用CPLD进行测频、测周、脉宽、占空比等功能的测试。它包括硬件电路和软件编程两部分。硬件电路主要包括电源模块、键控制模块、显示模块、单片机和CPLD模块。键控制模块设置5个功能键和3个时间选择键,键值的读入采用4×4小键盘来完成;显示部分用誉信公司的HY-12864液晶模块。CPLD程序在MAX+PLUSⅡ设计平台上实现VHDL硬件描述语言编程设计,单片机采用底层汇编语言及C编程,可以精确地控制测频计数闸门的开启和关闭。单片机的优点在于控制的灵活性,而CPLD芯片的优势是现场可编程性,该系统很好地整合了两者的优点,这样的开发,研制周期短,整个系统的体积也很小,并且测频范围宽、精度高。本数字频率计的设计,理论结合实际,在市场应用中有着一定的参考价值和推广前景。