论文部分内容阅读
当今时代信息技术的快速发展带来的是宽带需求的不断提升,大数据、视频、电信化应用等业务的出现或普及使得传统通信管道面临日益巨大的压力。随着上一代100G传送网络的成熟与世界范围内的推广,人们开始着手研发更高容量的下一代传送网设备,同时各大通信标准制定组织如电气电子工程师协会、国际电信联盟亦已开始起拟相关标准。可以预见在不久的将来,高速率的传送网将在全球通信网络中发挥重要作用。本文主要内容为基于FPGA(Field Program Gate Array,现场可编程逻辑门阵列)下传送网物理编码子层的逻辑实现。整体逻辑设计参考IEEE 802.3ba标准及相关草案,在超高速率传送网平台的技术背景与分层结构基础上,详细描述了其物理编码子层所涉及的编码原理、关键技术。如通过对扰码原理的分析,完成自同步扰码算法的FPGA实现;依托流量适配功能的设计,使得传送网络带宽利用更加高效与智能化;同步头与对齐字的设计,使传送网络具备自动对齐修复功能,增强网络健壮性;通道分发后再比特复用的设计,完成对光模块的适配功能;对CRC(Cyclic Redundancy Check,循环冗余校验)码的设计,保证了数据流的准确接收。本文的逻辑实现依托于MLD(Multi Lane Distribution,多通道分发)机制。MLD机制是本文设计中的核心机制,在物理编码子层下将数据分发至多路虚拟逻辑通道,称之为虚通道,对多路虚通道进行逻辑上的单独处理。在本文的逻辑模块中,高速率数据流往往被分发为多路低速率比特数据,在对每路数据单独处理后于再将多路低速率数据在合并,以此解决当前技术和工艺水平下无法直接适配超100G物理通道与光波长的问题。本文最后对逻辑模块进行了验证与仿真,不仅给出了单个逻辑模块的仿真结果图,同时还结合上下行对应模块给出了验证结果图,并在最后附上收发数据流的比较测试。在整个过程中,仿真工具采用的是Mentor公司的Modelsim,以此完成逻辑模块的仿真;硬件实现平台采用XILINX公司的vivado开发平台,以此完成代码的综合实现、布局布线与调试;硬件板采用Virtex-7系列XC7VX980T芯片,设计语言采用Verilog。