近几年来,集成电路的数字化技术已经得到了快速发展,其精度高、速度快、抗干扰能力强等优点在各领域已得到了广泛的应用。作为连接模拟领域和数字领域之间的桥梁—模数转换器(ADC)伴随着数字化技术的发展也同样成为研究的热点。其中Sigma-Delta ADC由于其高精度、低噪声的优点在信号处理领域倍受关注,在Sigma-Delta ADC当中,调制器决定了系统的精度和转换速率,而数字抽取滤波器决定了整个芯片的面积和功耗,目前,低成本、低功耗的IC设计正是当今芯片设计者不断追求的目标,因此本论文是在哈工大MEMS中心十二五期间重点发展数字化传感器的背景下,设计一个性能较高的数字抽取滤波器。本设计可应用于4阶电容式Sigma-Delta微加速度计调制器接口电路。设计了一个过采样率为256,截止频率为1kHz,具有24bit输出的三级级联的数字抽取滤波器,该抽取滤波器包括:级联积分梳状滤波器、补偿滤波器和半带滤波器。级联积分梳状滤波器采用递归结构设计,使电路结构紧凑,占用芯片面积较小。补偿滤波器是把幅度矫正的FIR滤波器和半带滤波器整合在一起,同时具有降采样和补偿通带衰减的功能,减小了硬件的开销。补偿滤波器和半带滤波器的结构都采用直接对称FIR结构,并将它们的系数都采用CSD(Canonic Signed Digit)码实现,减少了芯片的使用面积和功耗。本课题在整个设计过程中采用Matlab进行系统搭建及仿真,采用Modelsim进行RTL代码的编写,用实验室已经投片的4阶电容式Sigma-Delta微加速度计调制器接口电路的输出作为激励信号,编写测试向量进行功能仿真,并利用Altera FPGA实现硬件的验证。然后采用实验室相关工艺库对所设计的抽取滤波器进行综合和布局布线,提交电路版图。最终,设计结果整体性能良好,实现了数字抽取滤波器的功能,满足预期目标。