论文部分内容阅读
随着可编程逻辑器件的发展，FPGA的应用已经越来越广泛，且用可编程逻辑器件代替传统的普通集成电路已成为一种发展的趋势。可编程逻辑器件FPGA以其高集成度、高速度、开发周期短、稳定性好而受到了人们的青睐，并得到了广泛的应用。本文的主要工作是对一种适于数字通信系统的可编程逻辑器件宏单元结构进行研究，并提出基于FPGA的原型验证方法对宏单元结构进行功能验证，证明宏单元结构的可行性以及在数字通信系统的应用设计中应具有的高性能和资源利用率的优越性。本文首先分析和