ASIC设计在近10年取得了飞速发展.但近来,可能是由于ASIC设计对于大多数应用开发来说还是很昂贵,这一业务开始呈现下滑的迹象.巨额的掩膜费用,昂贵的工具花费和开发成本,估计也只有较大产量的设计能够承受全定制ASIC或标准单元设计的解决方案.对于中小产量的设计,我们先前常采用基于FPGA的实现.尽管FPGA存在单位成本高、性能有限、集成度低、以及功耗大等诸多不足,但与传统ASIC设计相比,基于FPGA的设计可以降低开发成本.由于FPGA与传统ASIC之间的差距,一种全新的结构化ASIC应运而生.结构化ASIC不仅具有与标准单元设计相近的性能和集成度,在设计周期,开发成本方面也可与FPGA相比.结构化ASIC使用底层掩膜层实现一些公用模块,如逻辑单元、I/O、存储器、电源布线、时钟网络,甚至IP核.定制逻辑只在不多的掩膜层上进行,常用的是上层金属或高层过孔.这样,每一设计只需定制较少的掩膜层即可完成.此次项目设计的是一个置入视频处理器内部的结构化ASIC核,名为Vortex.它具有与FPGA相似的内在结构:宏单元、可编程I/O、RAM列和可编程布线通道,不同的是它不是现场可编程.Vortex核只利用via4作为可编程掩膜层来定制金属4和金属5上的分段式布线的连接.在核内,拟计划有49 K的可用门和28列RAM模块.目前,夹在两个背靠背的宏单元(Macrocell)列之间的RAM列容量仅为1k(1024)bits.这样,Vortex核内共有28列cell-RAM-cell模块.宏单元逻辑和RAM列由底层金属1-3实现,横向布线通道使用金属4,纵向布线通道使用金属5.由于宏单元的规模比较小,布线通道几乎是覆盖在RAM列上.该篇论文的工作主要集中在Vortex核的后端设计.