大规模集成电路分析与设计的核心问题之一是逻辑电路的优化。时序逻辑电路优化的任务之一是状态化简,即在保证电路设计要求的前提下,找到时序逻辑系统中具有相同逻辑关系的状态集合,通过状态的合并达到简化逻辑电路的目的。随着逻辑电路设计越来越复杂,时序逻辑电路的状态化简带来很大的挑战。粒计算作为一种能够处理海量数据和不确定信息的人工智能方法,近年来受到了广泛关注。本文尝试将粒计算理论与时序逻辑电路状态化简进行有效的结合。对于完全确定时序逻辑电路状态化简,首先定义了输出矩阵和次态矩阵,进而定义了初态标记矩阵和标记次态矩阵融合而成的系统矩阵,该系统矩阵能完整的反映电路系统的输出和次态情况。基于粒计算中的等价关系模型,最终完成完全确定时序逻辑电路的状态化简。该算法过程避免了矩阵的相乘运算和等价类之间的求交运算,化简效率大大提高。对于非完全确定时序逻辑电路状态化简,首先对状态粒进行标记,基于粒计算中的相容关系模型得到最大相容类集合;然后基于“核”相容类构建初始状态树,得到所有的最小覆盖;最后构建最小状态树验证最小覆盖的闭合性,若所有最小覆盖都不闭合,则能通过最小覆盖树有针对性的得到最优结果。最后,设计了一个时序逻辑电路状态化简系统平台,针对两种电路集成了不同的算法。对论文进行了总结,对接下来的研究方向进行了展望。