随着人工智能和大数据时代的来临,人们对计算机性能的要求越来越高,也意味着对集成电路提出了更高的要求。然而,集成电路的发展受到阻碍。一方面,晶体管由于物理方面的限制,摩尔定律逐步放缓,另一方面,冯诺依曼架构正在遭受瓶颈,其原因在于存储和计算分离以及二值逻辑电路的性能较差。近年来的研究表明,三值逻辑电路降低了电路实现的复杂性、功耗和面积。三值逻辑与传统二值逻辑相比,相同的位数可以传递更多的信息。忆阻器作为一种新型的无源元件,它能够表示多个数值,还具有非易失性、纳米级尺寸、低功耗等优势。更重要的是,忆阻器既可以用于计算,也可以用于存储。利用忆阻器实现三值逻辑电路成为了新的研究热点。本文针对基于忆阻器的三值逻辑电路设计的不足之处,结合忆阻交叉阵列和三值逻辑电路的优势,开展了基于忆阻交叉阵列三值逻辑电路的相关研究,主要工作如下:（1）基于忆阻器逻辑电路的研究背景,本文对现有的忆阻器模型以及基于忆阻器的逻辑电路设计方法进行深入研究,从通用性、级联方式、电路结构、功耗、面积开销等多个方面进行评估,获得了适用于本文研究的忆阻器模型以及基于忆阻器的逻辑电路设计方法。（2）研究了用忆阻器表示三种逻辑状态的方法,结合忆阻器辅助逻辑设计方法,提出了一种基于忆阻器的三值基本逻辑门电路的设计方法,设计了三值或非逻辑门、三值非逻辑门、三值或逻辑门、三值与逻辑门、三值译码器。并成功地将所设计的逻辑门映射到忆阻交叉阵列中。利用Spice软件对所设计的逻辑门电路进行实验仿真,验证了所提出方法的可行性。与其他的三值逻辑门电路比较,本文所设计的三值逻辑门电路面积开销低、功耗低以及使用的元件数量少。（3）对忆阻交叉阵列中存在的漏电路径问题进行详细分析,通过施加额外的屏蔽电压来缓解漏电路径对电路的影响。在前面提出的三值逻辑门电路的基础上,设计了三值多路复用器。除此之外,本文还利用卡诺图化简法和三值决策图,设计了三值半加器和三值全加器,证明了所提出的三值逻辑门能够应用于复杂逻辑电路设计。最后通过Spice软件对所设计的逻辑电路进行仿真,验证了所设计电路的正确性。与其他三值逻辑电路设计方法比较,结果验证了本文所设计的三值复杂逻辑电路具有面积小、功耗低,以及所使用的元件数量少等优势。