论文部分内容阅读
通过对LDPC译码器的核心运算单元水平运算器(HPU)进行较为详细的分析，并根据它的运算特点进行一系列的优化工作，设计出了一种适合分级流水线实现和多码率复用的新型HPU，并将其应用在适用于DTMB标准的多码率LDPC译码器中。硬件实现结果表明，该多码率LDPC译码器比传统方案的LDPC译码器在同样的译码速率下所需寄存器资源节省46[％]，ALUTs(ALTERAFPGA的逻辑资源基本单元)资源节省22[％]，因此，它能较好地实现降低硬件资源占用的目的，是一种较好的多码率LDPC译码器的实现结构。