论文部分内容阅读
ＶＨＤＬ模拟器是目前ＥＤＡ系统硬件设计环境的一个主要组成部分。在支持大规模的电路设计时，模拟器的速度和空间占用问题使之成为影响系统效率的关键步骤。该文讨论了如何提高ＶＨＤＬ语言模拟器的速度以及减少空间占用的问题，提出了用Ｃ＋＋实现翻译型模拟器的方法，并介绍了一个已初步实现的翻译型模拟器Ｖ２Ｃ＋＋的基本设计思想。