论文部分内容阅读
有用时钟偏差作为一种行之有效的提高芯片频率的方法，在高性能处理器设计中得到了广泛的应用，但是EDA工具对这一功能的支持还有所不足，已有的算法对具体实现的研究也较少.本文通过对40nm工艺下插入单元延时的研究，提出了一套精确实现时钟借用的算法.这套算法通过对设计的分析和查表确定单元选取策略，以较小的逻辑代价，实现了精确度为0.008ns的时钟借用.实验结果表明，这套算法比当前主流EDA工具更好地实现了有效时钟借用，优化前后性能提升了3.9％，与固定延时插入法相比，本算法实现对设计密度影响更小.