论文部分内容阅读
本文对集成电路可测试性设计与EDA技术进行了阐述。随着半导体工艺尺寸不断缩小，IC设计的规模越来越大，高度复杂的SOC产品正面临着高可靠性、高质量、低成本以及更短的产品上市周期等日益严峻的挑战。可测性设计通过提高电路的可测试性，从而保证设计芯片的生产和制造的高质量。借助于EDA技术，一方面可以实现可测试性设计的自动化，提高电路开发工作效率，另一方面可以得到高质量的测试向量，达到高测试质量、低测试成本的目的。