25Gb/s多电平信号传输的系统建模及性能分析

来源 :第十七届计算机工程与工艺年会暨第三届微处理器技术论坛 | 被引量 : 0次 | 上传用户:livida
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  本文构建了多电平调制模式下的高速串行接口系统仿真分析模型,在此基础上,确定了在标准背板模型上实现25 Gb/s数据传输率时所需要的发送器端和接收器端均衡能力,并比较了高速串行接口收发器采用发送器端和接收器端均衡之后,NRZ、Duobinary和PAM-4三种调制方式的性能,确定了在给定均衡策略下实现25Gb/s数据传输率不同调制方式所需要的信噪比。
其他文献
  在RapidIO标准协议中,RapidIO包是系统端点器件间的基本通信单元。为了满足RapidIO与AXI通信的应用需求,本文设计和实现了一种RapidIO到AXI的转接桥。该转接桥采用先入先
  基于NAND Flash的固态盘具有非易失,高性能,低功耗,可靠性高等优点,被视为替代现有机械硬盘的新型存储设备。但固态盘由于Flash存储介质的固有特性,导致了其随机写性能较差和
  随着数字集成电路的不断发展,跨时钟域协议对接的应用越来越广泛,在工程实践中,处理跨时钟域信号的方法有多种,而通过FIFO处理跨时钟域信号是最常见的方法之一,FIFO在处
  为了便于与PC机数据交互,FAT32文件系统已广泛应用于嵌入式领域。本文首先简要阐述了FAT32文件系统的基本原理,然后说明了其在DSP通过FPGA对硬盘的创建文件、读文件、写
  线性代数算法子程序(BLAS)广泛应用于科学计算,以及工程计算。针对Matrix体系结构的特点,对矩阵-向量乘法向量化算法,进行数据布局和体系结构映射设计,采用手工汇编指令重排
  本文设计并实现了一种基于FPGA的多路并行ADC数据采集系统。在目前的高速数据采集系统中,采样精度和采样速度率是一对矛盾体,本文通过多通道采样ADC的方式,并行4个采样频
会议
  随着国际空间组织的发展,CCSDS AOS协议逐渐被各国空间组织所采用。为了支持IP在CCSDS AOS协议上的传输,CCSDS提出了IP over CCSDS的概念。本文介绍了IP over CCSDS基本
  当前高性能计算系统中性能与功耗的矛盾愈演愈烈。内存作为系统性能的重要指标,研究其配置的合理性可进一步优化系统的能耗。通过搭建Intel sandy bridge的平台环境对目前
本文通过对荣华二采区10
期刊
  同构多核处理器实现容易,原理简单,但是根据著名的Amdahl定律,当同类型的CPU内核个数增大到4~8个的时候,系统性能将受限于程序中必须串行的部分.片上异构多核处理器是一种
会议