随着存储技术的不断发展,内存芯片的面积越来越小,容量越来越大,密度越来越高,内存单元发生故障的概率也随之越来越大。根据故障模型,人们设计了许多内存检测算法,其中最为常用的、故障覆盖率最好的是March类算法。为了能够检测到各种故障类型,March算法被设计的越来越复杂,检测时间成倍的增长。另外,所有的算法都是被设计用来检测一个内存芯片内部的单元是否存在故障,他们更适用于在工业制造中对内存条出厂前的检测,并不适用于用户对计算机内存的检测。针对以上问题,提出了一种结合硬件特征的并行内存故障检测方案,它能够有效地解决上述两个问题：既可以成倍的降低March算法的检测时间,又能让用户利用March算法在短时间内对内存进行检测。该方案包含两种并行内存检测方法：一个是根据DDR2的结构和工作原理而设计的芯片级并行,可以并行检测一个DDR2内部的多个内存芯片；另一个是根据访存控制器的结构和工作原理而设计的访存控制器级并行,可以并行检测多个DDR2内存条。实验表明：对于芯片级并行,访存带宽越大(即并行检测的芯片个数越多)并行效果越好,从一个芯片到并行检测8个芯片,内存的检测时间几乎是成线性递减的。对于访存控制器级并行,访存控制器数量越多并行效果越好,从一个LMC到2个LMC,内存的检测时间几乎减少了一倍。