论文部分内容阅读
[!--newstext--]
[!--title--]
【摘 要】
：
本文介绍一款采用半定制设计方法设计的32位乘法器.本设计以传统的乘法器设计为基础，通过改进的基4 booth编码方式有效地减少了部分积的个数，并基于40nm工艺下的标准单元搭
【机 构】
：
国防科技大学计算机学院 长沙410073
【出 处】
：
第十七届计算机工程与工艺年会暨第三届微处理器技术论坛
【发表日期】
：
2013年期
其他文献
新寄语 2015年，ES与你相伴。作为最忠实的E粉，你有什么话想对我们说？来吧，写下你们最想说的话：阅读杂志的感想与心得，与杂志相伴成长的故事，对杂志未来的期望和祝福，等等。我们每
本文针对多核微处理器设计中核间通信问题提出了一种多层通道多条链路并且无阻塞的双向环形互连结构.多层通道可以消除不同类型请求之间的相互打扰；读写通道层上双链路可
本文提出了一种基于两级域Cache一致性(CC,Cache Coherent)扩展协议的报文路径信息在(C++ (SystemC)、Verilog)软硬件混合语言验证系统中的提取与可视化方法.该方法首先
会议
网络安全态势感知是当前分析复杂网络安全态势的有效方法之一。本文描述了网络安全态势感知的概念和模型，提出了基于多源数据融合的网络安全态势感知模型。采取基于信息融
随着计算机发展水平的提高，数字信号处理器正逐渐转向大规模、高精度、宽并行方向发展。在高速数字信号处理中,由于浮点数能够提供较高的精度和较大的数据表示范围,浮点运算已
本文设计和实现了一款高速图像匹配处理加速部件。它能够支持128比特接口的高速数据传输，模块化的逻辑结构，以及针对图像匹配需求的高速处理电路。重点研究了该部件的算法，
在多核处理器中，如何提高多核的并行处理能力和实现更高的存储带宽是研究的重点，而高效的输入缓冲是在较少的资源开销下提高多核处理器上下级间的传输效率和实际带宽利用率
Cache/SRAM可配置的数据存储器可根据不同应用需求动态配置为Cache、SRAM等多种访存模式,能明显提高嵌入式DSP使用的灵活性和存储效率.本文基于自主研发的一款高性能DSP
会议