【摘 要】
：
设计实现了双通道快速核内DMA (IDMA)控制器.IDMA支持L1(L1P/L1D)、L2以及外部配置空间(CFG)之间进行数据传输,包括IDMA0和IDMA1两个通道.其中,IDMA0一次传输数据量最大
【机 构】
：
国防科技大学计算机学院 长沙410073
【出 处】
：
第十七届计算机工程与工艺年会暨第三届微处理器技术论坛
论文部分内容阅读
设计实现了双通道快速核内DMA (IDMA)控制器.IDMA支持L1(L1P/L1D)、L2以及外部配置空间(CFG)之间进行数据传输,包括IDMA0和IDMA1两个通道.其中,IDMA0一次传输数据量最大为512个字,IDMA1在普通模式下一次传输数据量最大为16383个字,在Fill模式下一次传输数据量最大为65535个字.IDMA支持产生异常和传输完成向中断控制器发出中断信号.验证结果表明,IDMA设计达到预期目标,满足设计要求.
其他文献
FFT算法和Viterbi算法在数字通信系统中运用十分广泛,在传统通信系统中两者硬件结构都是分立实现的,占用了较多的硬件资源.本文对FFT和Viterbi算法过程进行了分析,根据两
昆虫是一种分布十分广泛的生物,从海洋、平原到山区都有它们的存在。不同的昆虫具有不同的生活习性与生理生态特征。多数为植食性,少数为肉食性。对于研究人员与收藏家来说。
多核多线程微处理器日益普及，其功耗问题也越发突出。传统的低功耗技术已经不能有效地降低功耗，需要从更多的方面、不同的层次对处理器的功耗进行优化。本文以Sun OpenSPAR
内存控制器与访存调度算法对存储系统的性能有重要影响。本文围绕DRAM内存控制器和DRAM访存调度算法进行研究，详细介绍了最常用与最先进的DRAM内存控制器和DRAM访存调度算
本文描述了通过设计一个锁相环控制器来如何实现时钟系统。时钟系统直接决定芯片的工作性能和功耗，在高性能集成电路中都是采用锁相环作为时钟源。而锁相环控制器作为锁相
Matrix是一款用于无线通信领域的高性能DSP,具有SIMD特征,其向量处理部件(VPU)是一种可扩展向量运算簇结构,为了充分发挥Matrix体系结构中向量运算簇灵活可扩展的特点,本
随着多核技术的发展，为提高DSP芯片的并行计算能力，共享存储体得到了广泛的运用，本文结合QX芯片共享存储体的结构和布局,针对共享存储体的数据通路特点,研究了共享存储体物理设
本文针对锂离子电池正极材料的研究热点,使用微波液相结晶法制备FePO4以及通过固相法制备Li FePO4。首先,研究了微波液相结晶过程中反应时间和反应温度对结晶产率的影响;在此基础上研究了金属离子掺杂对FePO4电化学性能的影响,并利用X射线衍射分析(XRD)、扫描电镜(SEM)、电感耦合等离子体质谱(ICP-MS)以及电化学分析等手段表征了产品的晶体结构、形貌和电化学性能。其次,以葡萄糖、Li2
针对传统Cache机制的最近最少使用替换算法在突发性访存及周期性的批量访存等情况下命中率降低的问题，提出了一种融入优先权的Cache行替换机制。该机制通过提供接口给用户
XDSP的共享存储控制器采用分体结构，并应用了连续编址和交叉编址的混合编址模式，支持无冲突多体访问，降低多请求访问同一Bank体的冲突概率。支持6请求同时访问SMC部件，并采用